記事 ID: 000091250 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/03/20

インテル® FGT または FHT トランシーバー F タイル PMA/FEC ダイレクト PHY インテル® FPGA IPでワード・アライメントを実行するにはどうすればよいですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

FEC を使用していない場合、F タイル PMA/FEC Direct PHY インテル® FPGA IPのインテル® FGT または FHT トランシーバーには、ワード・アライメント・ロジック機能はありません。

 

解決方法

インテル® FGT または FHT トランシーバー F タイル PMA/FEC Direct PHY インテル® FPGA IPで FEC を使用していない場合は、FPGA・ファブリックの rx_parallel_data ・バスに独自のワード・アライメント・ロジックを実装できます。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。