記事 ID: 000091156 コンテンツタイプ: トラブルシューティング 最終改訂日: 2025/05/16

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 19.1 から 22.2 を使用する際、Arria® 10 FPGA デバイス・プロジェクトの ATX または fPLL 間隔違反に関するクリティカル警告が表示されないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション 19.1 から 22.2 のバグにより、セクション 3.1.1 に記載されている要件に違反した場合、ATX PLL または fPLL 間隔に関するクリティカル警告は表示されません 。Arria® 10 トランシーバー PHY ユーザーガイドの ATX PLL および fPLL を使用する場合の送信 PLL の間隔ガイドライン 。

Arria® 10 トランシーバー PHY ユーザーガイドに記載されている ATX PLL 間の間隔ガイドラインおよび ATX PLL から fPLL への間隔ガイドラインを満たす必要があります。

解決方法

このクリティカル警告メッセージの欠落は、Quartus® Prime 開発ソフトウェア・プロ・エディション 22.3 で修正されました。

関連製品

本記事の適用対象: 1 製品

インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。