記事 ID: 000091122 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/05/25

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.1 を使用する際、PCI Express* の F タイル® Avalon ストリーミング・インテル® FPGA IPのデザイン例の生成が失敗する理由

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    「エラー: 「rp_generated_name」を読み取れない: インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.1 を使用して PCI Express* の F タイル・Avalon®・ストリーミング・インテル® FPGA IPを生成する際に、そのような変数は表示されません。

    このエラーは、デザイン例ファイルの「合成」オプションが有効になっている状態でデザイン例を生成しようと試みたが、「シミュレーション」オプションが有効でないために発生します。

    解決方法

    この問題を回避するには、[サンプルデザインの生成] ボタンをクリックする前に、シミュレーション合成の両方のオプションが有効になっていることを確認します。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 22.3 以降で修正されました。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。