記事 ID: 000091098 コンテンツタイプ: エラーメッセージ 最終改訂日: 2023/09/12

F タイル低レイテンシー・イーサネット 10G MAC MAC インテル® FPGA IP デザイン例の TCL スクリプトを実行するとエラーメッセージが表示されるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 低レイテンシー・イーサネット 10G MAC インテル® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 22.3 以前の問題により、F タイル低レイテンシー 10G MAC インテル® FPGA IP デザイン例 Tcl スクリプトは実行に失敗し、以下のようなエラーメッセージが表示されます。

    エラー: open_service: パスが見つかりません

    実行中

    "open_service マスター $port_id"

    (手順「reg_write」4行目)

    内部から呼び出されます。

    "reg_write $PHY_IP_BASE_ADDR $PHY_USXGMII_CONTROL_REG [expr (($restart_an_value << $PHY_USXGMII_RESTART_AN) |($speed値 << $PHY_USXGMII_SPEED) |($..."

    解決方法

    インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 22.3 以前のバージョンでこの問題を回避するには、ハードウェア・テスト TCL スクリプトを更新し、ハードウェア・テスト中に正しい JTAG ID を設定する必要があります。

    手順は以下のとおりです。

    1. ハードウェアテストを開始する前に、system-console-fm.zip を使用して <example_design>/LL10G_10G_USXGMII/hwtesting/system_console_fm 内のファイルとフォルダを置き換えます。

    2. 次のコマンドを実行してデザイン初期化します: source main.tcl

    3. 使用可能な JTAG マスターのリストが表示されます。デフォルトでは、最初の JTAG マスターが選択されています。インテル® Agilex®™ I シリーズ FPGA トランシーバー SoC 開発キットを対象とする Intel Agilex® デバイス向けの JTAG マスターを選択するには、コマンドを実行します: set_jtag <JTAG Master>.

    例: set_jtag 1

    4. これで、このデザイン例のハードウェア テストを実行する準備ができました。

    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアの 22.4 リリースで修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。