記事 ID: 000091015 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/02/13

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 22.1 のエンドポイントまたはアップストリーム・ポート構成で PCI Express* 向け P タイル・インテル® FPGA IPを使用する際、ルート・コンプレックスの電源を入れなおした後にリンクアップに失敗する原因は何ですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インターフェイス
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.1 の PCI Express* の P タイル・インテル® FPGA IPの問題により、共通クロックスキームをエンドポイントまたはアップストリーム・ポート・モードとして使用する際、ルート・コンプレックスの電源サイクル後にリンクアップエラーが発生します。

 

 

解決方法

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.1 を使用する際にこの問題を回避するには、別のクロックスキーム を実装します。

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.3 以降で修正されています。

関連製品

本記事の適用対象: 2 製品

インテル® Agilex™ 7 FPGA & SoC FPGA F シリーズ
インテル® Stratix® 10 DX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。