記事 ID: 000091014 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/02/15

PCI Express* 向け P タイル・インテル® FPGA IPを使用した場合、ハード IP リコンフィグレーション・インターフェイスのデッドロックが発生するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インターフェイス
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.2 以前のバージョンの PCI Express* の P タイル・インテル® FPGA IPの制限により、ハード IP リコンフィグレーション・インターフェイスは「hip_reconfig_waitrequest_o」がアサートされ、デッドロックが発生する可能性があります。この問題は、「pin_perst_n」を使用して PCI Express* の P タイル・インテル® FPGA IPをリセットすることで解決できません。

    解決方法

    この問題を回避するには、「pin_perst_n」のアサーション中にハード IP リコンフィグレーション・インターフェイスが使用されていないことを確認します。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.3 以降で修正されています。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Agilex™ F シリーズ FPGA および SoC FPGA
    インテル® Stratix® 10 DX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。