記事 ID: 000090986 コンテンツタイプ: エラーメッセージ 最終改訂日: 2022/06/03

内部エラー: サブシステム: PTI、ファイル: /quartus/tsm/pti/pti_tdb_builder.cpp、ライン: 1331

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インターフェイス
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    このエラーは、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション ソフトウェア・バージョン 21.4 以前では、以下の P タイル PCI Express* IP を使用し、「pin_perst_n」をコアロジックに接続した場合に確認できます。

    • PCI Express* 向け P タイル Avalon®・ストリーミング・インテル® FPGA IP
    • PCI Express* 向け P タイル Avalon® メモリーマップド・インテル® FPGA IP
    • PCI Express* 向けマルチチャネル DMA インテル® FPGA IP
    解決方法

    PCI Express* 向け P タイル・ハード IP インテル® FPGAの制限により、「pin_perst_n」からコアロジックへのルートリソースはありません。このエラーを回避するために、コアロジック RTL に「pin_perst_n」を直接接続しないでください。

    この問題に対する計画的な修正はありません。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。