記事 ID: 000090887 コンテンツタイプ: エラーメッセージ 最終改訂日: 2022/05/24

エラー (19063): 3 つ以上の IPLL の IOPLL カスケード・チェーンが見つかりました。見つかった最初の 3 つの IOPLL を以下に示します。

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    IOPLL インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 22.1 以前の問題により、デザインにmgmt_clk入力ポートを介した IOPLL から IOPLL クロック接続が含まれている場合、このエラーが表示される可能性があります。
mgmt_clk入力ポートを介した IOPLL から IOPLL へのクロック接続は、PLL カスケード接続と見なすべきではありません。
 

解決方法

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.3 でこの問題を解決するパッチが利用可能です。

以下の該当するリンクからパッチ 0.36 をダウンロードしてインストールします。

Windows 用パッチ インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 21.3 パッチ 0.36 (.exe) をダウンロード
Linux 用パッチ インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 21.3 パッチ 0.36 をダウンロード (.run)
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 21.3 パッチ 0.36 (.txt) 向け Readme をダウンロード

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 2 製品

インテル® Agilex™ FPGA & SoC FPGA
インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。