記事 ID: 000090874 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/04/03

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.1® を使用すると、PCI Express の R タイル Avalon ストリーミング インテル® FPGA IPが列挙に失敗する理由は何ですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インターフェイス
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.1 の問題により、PCI Express の R タイル Avalon® ストリーミング インテル® FPGA IPを含むデザインは、ホストシステムに接続されているときにエンドポイントとして列挙できない可能性があります。

     

    解決方法

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 22.1 では、この問題を回避できるパッチが利用可能です。 以下のリンクからパッチ 0.10ダウンロードしてインストールします。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 22.2 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。