記事 ID: 000090688 コンテンツタイプ: エラッタ 最終改訂日: 2022/05/10

Interlaken (第 2 世代) インテル® FPGA IP コアをハードウェアでテストする際、ECC エラーフラグが表示されるのはなぜですか? (英語)

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    Interlaken (第 2 世代) インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.4 以前の問題により、Interlaken (第 2 世代) インテル® FPGA IP コアは、データの有効な信号でエラー訂正コード (ECC) エラーのゲートを失敗し、ECC エラーが誤って報告される可能性があります。

解決方法

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.4 以前を使用している場合、この問題の回避策はありません。
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 22.1 以降で修正されています。

関連製品

本記事の適用対象: 2 製品

インテル® Agilex™ FPGA & SoC FPGA
インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。