記事 ID: 000090687 コンテンツタイプ: エラッタ 最終改訂日: 2022/05/10

Interlaken (第 2 世代) インテル® FPGA IP コアを複数インスタンス化して、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのコンフィグレーションが異なる場合に、コンパイルの失敗と機能の問題が生じるのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    Interlaken (第 2 世代) インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 20.2 以前の問題により、デザイン内の Interlaken (第 2 世代) インテル® FPGA IP コアのさまざまなコンフィグレーションをインスタンス化すると、問題が発生する可能性があります。ファイル uflex_ilk_dcore.sv は Intellectual Property (IP) の各構成に固有ではなく、コンパイルや機能的な問題を引き起こす可能性があります。

解決方法

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 20.2 以前でこの問題を回避するには、使用する Interlaken (第 2 世代) インテル® FPGA IPコアの各コンフィグレーションについて、ファイルuflex_ilk_dcore.sv を記載してください。

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 20.3 以降修正済みです。

関連製品

本記事の適用対象: 2 製品

インテル® Agilex™ FPGA & SoC FPGA
インテル® Stratix® 10 FPGA & SoC FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。