記事 ID: 000090679 コンテンツタイプ: エラッタ 最終改訂日: 2023/01/11

F タイル・イーサネット・インテル® FPGA Hard IPのデザイン例が Windows* で生成できないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インターフェイス

Windows 11* Family, Windows® 10 family

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.1 の問題により、F タイル・イーサネット・インテル® FPGA Hard IPのデザイン例は Windows* で生成できません。

Windows* でデザイン例を生成しようとすると、以下のようなエラーが表示されます。
エラー: 以下の例のデザインexample_designの生成に失敗しました: ******\eth_f_0_example_design
 

解決方法

バージョン 22.1 インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション使用してこの問題を回避するには、Linux* を使用してデザイン例を生成します。生成されたデザイン例は、Windows* でコンパイルできます。
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 2 製品

インテル® Agilex™ I シリーズ FPGA 開発キット
インテル® Agilex™ FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。