記事 ID: 000090599 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/01/11

リコンフィグレーション・グループ内で FGT PMA のサブセットをスタートアップ・プロファイルが使用している場合、F タイル・イーサネット・マルチレート・インテル® FPGA IPダイナミック・リコンフィグレーションのシミュレーション中に、o_rx_pcs_ready信号がアサートされないのはなぜですか。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インターフェイス
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 22.1 の問題により、o_rx_pcs_ready・プロファイルがリコンフィグレーション・グループ内の FGT PMA のサブセットを使用している場合、F タイル・イーサネット・マルチレート・インテル® FPGA IPダイナミック・リコンフィグレーション・デザイン例のシミュレーション中にアサートに失敗します。

    例えば、F タイル・イーサネット・マルチレート・インテル® FPGA IPを 100GE-4 リコンフィグレーション・グループと共に使用し、100GE-2 プロファイルをスタートアップ・プロファイルとして使用する場合 (スタートアップ・プロファイルでは、リコンフィグレーション・グループ内で 4 FGT トランシーバーのうち 2 個を使用しています)。

    解決方法

    シミュレーションでこの問題を回避するには、デザイン内のすべてのダイナミック・リコンフィグレーション・プロファイルに対して、スタートアップ・プロファイルFGT トランシーバーのスーパーセットが使用されていることを確認します。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。