記事 ID: 000090535 コンテンツタイプ: エラッタ 最終改訂日: 2022/04/29

キャリブレーションが一貫してパスする際、インテル® Stratix® 10 FPGA QDRII+ IP で読み込みデータの破損が見られますが、どうしてですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 外部メモリー・インターフェイス・インテル® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Stratix® 10 FPGA QDRII+ Intellectual Property (IP) でのキャリブレーションの試み間で、キャリブレーション済みの DQS-en 設定に大きな違いがある場合、読み取りデータの破損が生じする可能性があります。

    解決方法


    この問題を解決するには、インテル® Quartus® Prime 開発ソフトウェア v21.2 リリース用のパッチをダウンロードしてください。その他のインテル Quartus Prime 開発ソフトウェア・リリース・パッチについては、インテルのサポートにお問い合わせください。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。