詳細
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・プログラマー・バージョン 22.1 の問題により、インテル Agilex 7 デバイスでマルチレートまたはトリプルレート・デザインを使用する場合、レシーバー側には SDI II ビデオ出力インテル® FPGA IP®表示されません。これは、F タイル PHY トランシーバーのダイナミック・リコンフィグレーションを実行した後に、 rx_ready 信号がアサートされていないためです。 この問題は、ダイナミック・リコンフィグレーションをサポートするすべての SDI II インテル® FPGA IPデザイン例に影響を与えます。
解決方法
この問題を回避するには、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション Programmer バージョン 21.4 (スタンドアロン・ソフトウェア) を使用して、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 22.1 から生成された .sof ファイルをダウンロードします。
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。