linux-socfpga 5.9.1 で導入された PHY 抽象化レベルの MAC とリンク状態の間の切り離しによって引き起こされる問題により、低レイテンシー・イーサネット 10G MAC インテル® Stratix® 10 FPGA IP イーサネット・リンクが設定されず、Linux ブート中に速度が 0 と報告される可能性があり、あらゆるインテル® FPGA・ファミリーに影響を与えます。Linux 起動時に表示されるエラーは以下の通りです。
[5.301562] intel_fpga_qse_ll f9020000.ethernet eth0: phy/10gbase-kr link モード向けのコンフィグレーション
[5.314693] intel_fpga_qse_ll f9020000.ethernet eth0: Speed (0) は 10000 ではありません!
linux-socfpga 5.1.9 以降のバージョンでこの問題を回避するには、次に示されているように、イーサネット・コントローラー・デバイス・ツリー・ノードに「固定リンク」デバイスツリーのノードを追加して、デバイスツリーを変更する必要があります。この「固定リンク」ノードを追加すると、PHY 抽象化レイヤーがリンクを立ち上げることが可能になります。
例：
ethernet@0 {
...
fixed-link {
speed = ;
全二重。
};
...
};
この問題の正式な修正は、
- linux-socfpga 5.10.60:
https://github.com/altera-opensource/linux-socfpga/commit/66e56cf745ca822fc1c051fce3a610d6656bc707
https://github.com/altera-opensource/linux-socfpga/commit/7ee168fb6f6ac0ded3a71c96aaa0036543fe08f8
- linux-socfpga 5.10.100:
https://github.com/altera-opensource/linux-socfpga/commit/4f0ce4a842763a90d89a8650f03285720ac9cb71
https://github.com/altera-opensource/linux-socfpga/commit/89affd122a189259bbc51d34d7144108c055fd95
https://github.com/altera-opensource/linux-socfpga/commit/e6ee8aa50bee0d3683885159e5e4b30d23a2ac
最新のハードウェアまたはソフトウェアのバージョン互換性情報については、Rocketboards.org の インテル Stratix 10 FPGAデザイン例のユーザーマニュアル を参照してください。