記事 ID: 000090429 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/01/07

P タイル・デバッグ・ツールキットのアイビューアーのマージニング機能を実行する際、PCI Express* リンクに訂正不能エラーが表示される理由

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    P タイル・デバッグ・ツールキットの PCI Express* アイビューワー向け P タイル・Avalon®・ストリーミング・インテル® FPGA IPは、アイマージン設定を実行するための独立したエラー・サンプライヤーをサポートしていません。
    アイマージン設定は、実際のデータパス上で実行されます。その結果、アイマージン設定により、データ・ストリームで訂正不能エラーが発生し、LTSSM がリカバリー状態になります。
     

    解決方法

    この問題を回避するには、アイマージン設定を実行しながらすべてのエラー (AER レジスターなど) をマスクすべてのエラー・カウンターをリセットします。
    エラーレジスターなど、アイマージン設定が完了した後で確認できます。
     

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 DX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。