エラー・メッセージ・レジスター・アンローダー・インテル® FPGA IP使用時に制約のないクロックエラーが報告されるのはなぜですか?

インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション・バージョン 20.1 以降の問題により、以下のようにタイミング・アナライザーのチェック・タイミング・レポートで、エラー・メッセージ・レジスター・アンローダー・インテル® FPGA IP使用時に制約のないクロックが報告されます。この問題は、Cyclone® V FPGAsで発生します。

emr_unloader_component|current_state。STATE_CLOCKHIGH ;ノードはクロックポートを供給すると判断されましたが、関連するクロック割り当てなしで検出されました。

emr_unloader_component|crcblock_atom:emr_atom|generate_crcblock_atom.emr_atom~FF_**このレジスターのクロックポートにはクロックフィードがありません。

この問題を回避するには、SDC ファイルにcreate_generated_clock制約を追加します。

例えば：

create_generated_clock -name emr_unloader_STATE_CLOCKHIGH -source [get_ports {}] [get_keepers {|EMR_unloader0:inst|EMR_unloader0_emr_unloader2_0:emr_unloader2_0|altera_emr_unloader:emr_unloader_component|current_state。STATE_CLOCKHIGH}]