詳細
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 22.1 以前の問題により、Questasim* インテル® FPGA エディションを使用して PCI Express* 向け R タイル・Avalon®・ストリーミング・インテル® FPGA IPをインスタンス化するデザインをシミュレートすると、以下のエラーが表示されます。
エラー：。。/../../../pcie_ed_rp/ip/pcie_top/pcie/intel_rtile_pcie_ast_300/sim/pcie_intel_rtile_pcie_ast_300_mqi6v2a.sv(63124): モジュールの「rtile_s20_v0」が定義されていない
解決方法
この問題を回避するには、Siemens* Questa* Advanced Simulator フルバージョンを使用してください。この問題は、インテル® Quartus® Prime Edition ソフトウェアの今後のリリースで修正される予定です。