記事 ID: 000090027 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2023/08/23

Cyclone® V SoC でオートフロー制御を無効にして、同一ピンで UART0 と I2C1 の両方を使用すると、U-boot で RTS と CTS 信号が表示されるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Cyclone® V SoC で UART0 と I2C1 を使用すると、I2C を使用した読み書き時に、プラットフォーム・デザイナー・システムで自動フロー制御を無効にした状態で U-boot で msr.dcts レジスタ値が変化することがあります。

    解決方法

    変更された msr.dcts レジスタ値は無視しても問題ありません。

    関連製品

    本記事の適用対象: 2 製品

    Cyclone® V FPGA & SoC FPGA
    Cyclone® V 開発キット

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。