記事 ID: 000090006 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/01/28

イーサネット・インテル FPGA IP向け インテル® Stratix® 10 E タイル・ハード IP を使用する際、精度タイム・プロトコル (PTP) レイテンシー測定値が正しくないのはなぜですか。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • イーサネット用 E タイル・ハード IP インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.3 以降の問題により、イーサネット・インテル FPGA IPで インテル® Stratix® 10 E タイル・ハード IP を使用する際に、精度タイム・プロトコル (PTP) レイテンシー測定値が正しくない可能性があります。

    解決方法

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.3 でこの問題を解決するパッチが利用可能です。以下のリンクからパッチ 0.34 をダウンロードしてインストールします。

    Linux 向け インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v21.3 パッチ 0.34 (.run)
    windows (.exe) 用 v21.3 パッチ 0.34 をインテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v21.3 パッチ 0.34 (.txt) 向け Readme

    この問題は、インテル Quartus Prime 開発ソフトウェア・プロ・エディションの今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。