詳細
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 22.1 の問題により、FPGA IP のパラレル・インターフェイス向け PHY Lite のシミュレーションを実行している間に、Questa*-インテル® FPGA・エディション・ソフトウェア・バージョン 2022.1 で上記のコンパイルエラー インテル Agilexが®発生する可能性があります。これは、PRBS ジェネレーターおよびチェックを備えた PHYLITE IP テスターが原因で、FPGA IP のパラレル・インターフェイス®向け PHY Lite で使用されなくなったポート「channel_strobe_out_in」を使用するデザイン例に含インテル Agilex。
解決方法
この問題を回避するには、以下のように、msim_setup.tcl の 127 行目を置き換えることでエラーを抑制します。
set USER_DEFINED_ELAB_OPTIONS 「-suppress 1130, 14408, 16154」
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v22.2 以降で修正されています。