記事 ID: 000089844 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/01/07

PCI Express* 向けマルチチャネル DMA インテル® FPGA IPを使用したマルチチャネル DMA テストで帯域幅デクリメントが行われるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Wharf Rock PCI Express* の Avalon-ST
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.3 以前の問題により、PCI Express* インテル® FPGA IP デザイン例向けマルチチャネル DMA に付属するソフトウェア・ドライバーが報告する帯域幅の数値は、マルチチャネル・テストで減少する可能性があります。

    解決方法

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.4 以降で修正されています。

    関連製品

    本記事の適用対象: 5 製品

    インテル® Agilex™ FPGA & SoC FPGA
    インテル® Stratix® 10 DX FPGA
    インテル® Stratix® 10 GX FPGA
    インテル® Stratix® 10 MX FPGA
    インテル® Stratix® 10 TX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。