記事 ID: 000089840 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/02/15

DisplayPort インテル® FPGA IP UHBR10 (超高ビットレート 10) デザイン例の生成が失敗する原因は何ですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • DisplayPort*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    DisplayPort* インテル® FPGA IP UHBR10 (超高ビットレート 10) のデザイン例を生成する際、TX/RX 最大リンクレートが 10 Gbps に設定されている場合、以下のエラーメッセージが表示される場合があります。

    エラー: dp_0: デザイン例ファイルを生成できるようにするために、「生成されたファイルの種類」の「シミュレーション」も「合成」チェック・ボックスも選択されません。

     

    解決方法

    デザイン例の DisplayPort インテル® FPGA IP UHBR10 を正常に生成するには、[ ビデオ入力画像ポートを有効にする] パラメーターをオンにします。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。