記事 ID: 000089766 コンテンツタイプ: トラブルシューティング 最終改訂日: 2022/04/06

インテル® Stratix® 10 MX FPGA高帯域幅メモリー (HBM2) IP シミュレーションで AXI 読み取りデータチャネルに応答がないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア
  • 広帯域メモリー (HBM2) インターフェイス・インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    HBM2 AXI インターフェイスの信号が HBM2 シミュレーションの読み取りコマンドの前後に不明なステータスに設定されている場合、HBM2 AXI リード・データチャネルに応答がない場合があります。

    解決方法

    実際のハードウェア動作にはアンカウン状態がないため、AXI インターフェイスの信号は 0 または 1 としてキャプチャーされるため、シミュレーションでの不明なステータスは想定されていません。

    この問題を回避するには、シミュレーションで HBM2 AXI インターフェイスのシグニクラスを不明なステータスに設定する代わりにランダムな値に設定することができます。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 MX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。