記事 ID: 000089680 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/04/14

インテル® Stratix® 10 デバイスを使用する場合、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.4 の VREF ピンレポートに既知の問題がありますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    はい。インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.4 の問題により、「すべてのパッケージピン」レポートには、各 I/O バンクに VREF を必要とする電圧規格を使用する GPIO がない場合、インテル® Stratix® 10 デバイスの誤った VREF 要件が表示されます。

    解決方法

    これを回避するには、各バンクのピンプランナー設定を、インテル Stratix 10 デバイス・データシート I/O 標準仕様 VREF 要件と比較します。
    バンク内のすべてのピンに VREF が必要ない場合は、VREF ピンを GND に接続しても安全です。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。