記事 ID: 000089642 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/03/14

Mailbox Client インテル® FPGA IPを使用して、インテル Agilex 7 FPGAまたは インテル® Stratix® 10 FPGAのハード・プロセッサー・システム (HPS) をリセットできないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル Agilex 7 SoC FPGAおよび インテル® Stratix® 10 SoC にハード・プロセッサー・システム (HPS) が表示される場合FPGA Mailbox Client インテル® FPGA IPを介して REBOOT_HPS コマンド (0x47) を発行すると、リセットできない場合があります。

REBOOT_HPSコマンドは、FPGA コアからセキュア・デバイス・マネージャー (SDM) インターフェイスに対応していません。FPGA コアから HPS をリセットしようとすると、失敗します。

 

 

解決方法

この問題を回避するには、AN 936: JTAG インターフェイス 経由での SDM コマンドの実行 に説明されているように 、システム・コンソール・パケット・サービス を使用して、JTAG インターフェイスを介して HPS をリセットするコマンドを発行する 必要があります。

  1. sdm-commands.zip のコンテンツを抽出します。

  2. インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションから [ ツール] -> [システムデバッグツール] -> [ システムコンソール ] をクリックして [システムコンソール] を開きます。

  3. システムコンソールの端末ウィンドウで、ファイルsdm_command.tcl が抽出された場所にディレクトリーを 変更 します。

  4. 次のコマンドを入力します。
    % ソースsdm_command.tcl

  5. exec_command・プロシージャーを使用して、REBOOT_HPSコマンド (0x47)実行します。
    exec_command 0x47%

インテル Agilex 7 ハード・プロセッサー・テクニカル・リファレンス・マニュアルおよびインテル Stratix 10 ハード・プロセッサー・システム・テクニカル・リファレンス・マニュアルは、上記の情報で更新される予定です。

関連製品

本記事の適用対象: 2 製品

インテル® Stratix® 10 FPGA & SoC FPGA
インテル® Agilex™ FPGA & SoC FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。