記事 ID: 000089593 コンテンツタイプ: トラブルシューティング 最終改訂日: 2022/02/18

EPCS デバイスの代わりに EPCQ-A デバイスを使用する場合、アクティブ・シリアル・コンフィグレーション・ピンを 1 ビットのデータ幅のアクティブ・シリアル・コンフィグレーション・モードで接続する必要がありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

EPCS デバイスの代わりに EPCQ-A デバイスを使用する場合、1 ビットのデータ幅アクティブ・シリアル・コンフィグレーション・モード用のピン接続を行う必要があります。

EPCQ-A デバイスは、EPCS デバイスとは異なるピン名を持っています。 ただし、ユーザーガイドまたはデバイス・ハンドブックでは、EPCS デバイスのピン名を使用して、1 ビット・データ幅のアクティブ・シリアル・コンフィグレーション・モード用のピン接続について説明しています。

EPCS デバイスは、制御ピン用に DCLK、nCS、ASDI、および DATA を備えていますが、EPCQ-A デバイスは、制御ピン用に DCLK、nCS、DATA0、DATA1、DATA2、および DATA3 を備えています。1 ビットのデータ幅アクティブ・シリアル・コンフィグレーション・モードに EPCQ-A デバイスを使用する場合、DATA0 は EPCS の ASDI と同等、DATA1 は EPCS のデータと同等であることに注意してください。

解決方法

EPCS デバイスと EPCQ-A デバイス間のピン名の違いと、EPCQ-A デバイスとインテル® FPGA間の適切なピン接続について理解するには、次の図を参照してください。

図 1. 1 ビット・データ幅のアクティブ・シリアル・コンフィグレーション・モード向けに、Stratix® V、Arria® V、Cyclone® V FPGAs以前の EPCS デバイスとインテル® Cyclone® 10 LP FPGAs およびレガシーデバイス間のピン接続。

 

図 2。1 ビット・データ幅のアクティブ・シリアル・コンフィグレーション・モードでは、STRATIX® V、Arria® V、Cyclone® V FPGAs以前の EPCQ-A デバイスとインテル® Cyclone® 10 LP FPGAs およびレガシーデバイス間のピン接続。

 

図 3。1 ビット・データ幅のアクティブ・シリアル・コンフィグレーション・モード向けに、EPCS デバイスとStratix® V、Arria® V、Cyclone® V FPGAs間のピン接続。

 

図 4.EPCQ-A デバイスとStratix® V、Arria® V、Cyclone® V FPGAs間のピン接続により、1 ビットのデータ幅アクティブ・シリアル・コンフィグレーション・モードを実現

注: これらの図はピン接続のみを示しています。 その他の要件と推奨事項については、各ユーザーガイド、デバイス・ハンドブック、およびデバイス・データシートを参照してください。

関連製品

本記事の適用対象: 10 製品

Stratix® II FPGA
Stratix® IV FPGA
Stratix® V FPGA
Stratix® III FPGA
インテル® Arria®
インテル® Cyclone® FPGA
Cyclone® II FPGA
Cyclone® III FPGA
Cyclone® IV FPGA
インテル® Cyclone® 10 LP FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。