記事 ID: 000089524 コンテンツタイプ: ネットワーク接続 最終改訂日: 2023/08/15

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションでは、インテル® Stratix® 10 デバイスに DDR3 インターフェイスを実装する際に、VREF ピンを GND に接続することが推奨されるのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    外部メモリー・インターフェイス・インテル® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細


インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 18.1 以降、インテル® Stratix® 10 デバイスに実装された DDR3 IP は、内部で生成された VREF を参照します。

解決方法

応答 VREF ピンは GND に接続可能です

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。