詳細
インテル® Stratix® 10 または インテル Agilex 7 FPGA® デバイスで「HPS First Configuration Mode」を使用し、SDM メールボックスコマンド「CONFIG_STATUS」を実行すると、ワード 3 ビット 1 は、FPGAがユーザーモードに正常に入ったことを示す外部INIT_DONE信号が HIGH になった後でも、INIT_DONEステータスレジスターが LOW であると誤って報告します。この問題は、JTAG、ASx4、AVST コンフィグレーション・モード、または「FPGA最初のコンフィグレーション・モード」を使用する場合には発生しません。
INIT_DONEの正しいステータスは、次のようなさまざまな方法で検証できます。
- ボード上のINIT_DONE LED のステータス (利用可能な場合) を確認します。
- Stratix 10 SDM デバッグ・ツールを使用してCONFIG_STATUSを読み取り、インテル® Stratix® 10 FPGAsにのみ適用されます (JTAG インターフェイスを使用しているため)
- AN 936: JTAG インターフェイス経由での SDM コマンドの実行 で利用可能な命令を使用して、sdm_config_statusコマンドを読み取ります。
解決方法
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。