インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.1 の問題により、Interlaken (第 2 世代) インテル® FPGA IPは、時間制限付きプログラミング・ファイル (.sof) 生成のインテル® FPGA IP Evaluation Modeをサポートしていません。
この問題を回避するには、以下の手順に従ってください。
- uflex_ilk_tx_ext.ocp および uflex_ilk_rx_regroup_n.ocp ファイルのコピーをダウンロードする
- /altera_uflex_ilk_/synth/uflex_ilk_mac/ の下にuflex_ilk_tx_ext.ocp のコピーを配置します。
- /altera_uflex_ilk_/synth/uflex_ilk_regroup/ の下にuflex_ilk_rx_regroup_n.ocp のコピーを配置します。
- IP バリアント /.qip の インテル® Quartus® Prime IP ファイルに以下の行を追加してください
- デザインを再コンパイルする
set_global_assignment -library "altera_uflex_ilk_" -name SOURCE_FILE [file join $::quartus(qip_path) "altera_uflex_ilk_/synth/uflex_ilk_regroup/uflex_ilk_rx_regroup_n.ocp"]
* IP の生成後に IP バリアントに割り当てられた 4 桁の数字は必ず使用してください。
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 21.2 以降で修正されています。