詳細
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.4 以降、PCI Express* 用にマップされた L タイルおよび H タイル・Avalon メモリー・マップド・インテル® FPGA IP®の「アプリケーション・インターフェイス幅」パラメーターの「64 ビット」オプションは使用できなくなります。
解決方法
PCI Express* インスタンスの L タイルおよび H タイル Avalon®メモリーマップド・インテル® FPGA IPを「64 ビット」の「アプリケーション・インターフェイス幅」コンフィグレーションから「256 ビット」の「アプリケーション・インターフェイス幅」コンフィグレーションに移行します。
- PCI Express* 向け L タイルおよび H タイル・Avalon®メモリーマップド・インテル® FPGA IPをインスタンス化するプラットフォーム・デザイナー・システムを開きます。
- 下 を提供します。 [システム設定] タブ 次の変更を行います。
- 「アプリケーション・インターフェイス幅」パラメーターを「256 ビット」に設定します。
- 「ハード IP モード」パラメーターを同じ構成に設定しますが、「256 ビット」インターフェイスを使用します。
- 下 を提供します。 [Avalon-MM 設定] タブで以下の変更を加えます。
- 「Avalon-MM アドレス幅」を「64ビット」に 設定します。
- 「個々のバイトアクセス (TXS)で非バースティングAvalon-MM スレーブ・インターフェイスを有効にする」パラメーターが「オン」に設定されている場合は、「アクセス可能な PCIe メモリー・スペース (TXS)のアドレス幅」を調整して、システムの新しいアドレス範囲に対応します。
- [システム] メニューに移動し、[Base Address (ベースアドレスの割り当て)] オプションを選択します。プラットフォーム・デザイナーは、変更に合わせてシステム・アドレス・マップを再配置します。
- プラットフォーム・デザイナー・システムを保存します。
- プラットフォーム・デザイナー・システムを再生成します。