記事 ID: 000089030 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/06/05

インテル® Stratix® 10 および インテル Agilex FPGA デバイスでパーシャル・リコンフィグレーション (PR) ビットストリーム・®ファイル・サイズを縮小するにはどうすればよいですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Stratix® 10 および® インテル Agilex FPGA デバイスの PR ビットストリーム・ファイルのサイズは、PR 領域が対象とするクロックセクターの数によって異なります。PR 領域でカバーされるクロックセクターの数が大きいほど、ビットストリーム・ファイル・サイズが大きくなります。これにより、PR プログラミング時間はそれに応じて増加します。

解決方法

PR ビットストリームのファイルサイズを縮小するには、以下の 2 つのヒントに従ってください。

  1. PR リージョンで必要なクロックセクター数のみをターゲットにします。
  2. ルーティング領域をクロックセクターにアラインする場合、ルーティング領域がクロックセクターの境界の端にある LAB 行 / 列のインセットであることを確認します。

関連製品

本記事の適用対象: 2 製品

インテル® Stratix® 10 FPGA & SoC FPGA
インテル® Agilex™ FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。