記事 ID: 000088978 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/08/16

Synopsys VCSシミュレーターでAvalon®ストリーミング・シングルクロックFIFO インテル® FPGA IPの20.3バージョンをシミュレートすると機能上の問題が発生するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    Avalon-ST シングルクロック FIFO インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

シノプシス VCS シミュレーターが混合言語 (VHDL と Verilog) シミュレーションを処理する方法が原因で、v20.3 以降のバージョンの Avalon® ストリーミング・シングルクロック FIFO インテル® FPGA IP コアをシミュレーションする際に機能エラーが発生する場合があります。

解決方法

この問題を回避するには、シミュレーション中に -deraceclockdata VCS 引数を追加します。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。