インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.3 以前の問題により、PCI Express* 向け R-Tile Avalon ストリーミング・インテル® FPGA IP のTLPBYPASS_ERR_STATUS®・ステータス・レジスターに格納されている値は、システムのウォームリセット (pin_perst イベント) またはホットリセット後も保持されます。
コールドリセット (電源サイクル) により、 TLPBYPASS_ERR_STATUS ・ステータス・レジスターの内容がクリアされます。
この問題を回避するには、ハード IP リコンフィグレーション・インターフェイス (pX_hip_reconfig_*) を使用して、ウォームリセット後にTLPBYPASS_ERR_STATUS・ステータス・レジスター (オフセット・0x1310) をクリアします。
ハード IP リコンフィグレーション・インターフェイスは 8 ビット幅であるため、 TLPBYPASS_ERR_STATUS ・ステータス・レジスターからすべてのビットをクリアするために少なくとも 3 つの書き込み動作が必要であることに注意してください。
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v22.1 で修正されています。