記事 ID: 000088809 コンテンツタイプ: トラブルシューティング 最終改訂日: 2025/05/22

Agilex™ 7 FPGA および Agilex™™ 9 FPGA入力パスデザイン向けパラレル・インターフェイス向け PHY Lite IP で断続的なビット・エラーが発生するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.4 の問題により、Agilex™ 7 および Agilex™™ 9 FPGA向けパラレル・インターフェイス IP 向け PHY Lite を使用する際に、周辺からコアへ (P2C) パスに機能上の障害やビットエラーが生じる可能性があります。これは、P2C 転送パスのタイミングが分析されないためです。

    この問題は、Agilex™ 7 FPGA および Agilex™® 9 FPGA のパラレル・インターフェイス IP 向け PHY Lite 内での P2C 転送にのみ影響します。

    解決方法

    Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 21.4 でこの問題を解決するパッチがあります。
    以下のリンクからパッチ0.02をダウンロードしてインストールします。

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.4 の場合

    この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 22.1 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。