記事 ID: 000088809 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/06/18

インテル Agilex 7 および® インテル Agilex 9 FPGA入力パスのデザインで、パラレル・インターフェイスの® PHY Lite が断続的にビットエラーを発生インテル FPGA IPのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.4 の問題により、インテル Agilex 7 および インテル Agilex 9 FPGAに PHY Lite for Parallel Interfaces インテル FPGA IP®を使用すると、周辺コア間 (P2C) パスで機能障害または®ビットエラーが発生する可能性があります。P2C 転送パスのタイミングが分析されていないためです。

    この問題は、インテル Agilex 7 および インテル Agilex 9 FPGA向けのパラレル・インターフェイス・インテル FPGA IPの PHY Lite 内の P2C 転送にのみ影響します。

    解決方法

    この問題の回避策はありませんが、パッチがリリースされる予定です。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。