記事 ID: 000088803 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2023/03/28

F タイル・リファレンスおよびシステム PLL クロックのout_refclk_fgtポートとout_system_pll_clkポートインテル® FPGA IP、インテル Agilex 7 F タイル FPGA® PHY IP のシミュレーション時にトグルできないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    F タイル・リファレンス・ポートおよびシステム PLL クロックの out_refclk_fgt ポートと out_system_pll_clk ポートインテル® FPGA IPは、シミュレーション・波形でトグルしません。ただし、インテル Agilex® 7 F タイル FPGA PHY IP は、シミュレーションではまだ機能しています。

    解決方法

    現在、この問題を解決する予定はありません。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。