記事 ID: 000088800 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/03/31

PCI Express 向けマルチチャネル DMA インテル® FPGA IPを含むデザインのフィッターステージでコンパイルが失敗する理由は何ですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    PCI Express* 向けマルチチャネル DMA インテル® FPGA IPを含むデザインは、IP パラメーター・エディターの MCDMA 設定タブで PIPE PHY インターフェイスの有効化オプションがチェックされていない場合、コンパイルのフィッターステージで失敗します。

    解決方法

    PCI Express パラメーター・エディターのマルチチャネル DMA インテル® FPGA IPの MCDMA 設定 タブで PIPE PHY インターフェイスの有効化 オプションが選択されていることを確認します。

     

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで解決される予定です。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Agilex™ FPGA & SoC FPGA
    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。