記事 ID: 000088754 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/02/20

CPRI インテル® FPGA IP コアの信号tx_ex_delay_valid rx_delay_validが、予想通りにクリアされないのはなぜですか?

環境

    CPRI
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

CPRI インテル® FPGA IP コア・バージョン 21.2 以前の問題により、 tx_ex_delay_valid と rx_ex_delay_valid は読み取り専用信号として動作し、CPRI インテル® FPGA IP コア・ユーザーガイドに記述されているように読み取らないことがわかります。

解決方法

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション / スタンダード・エディションのバージョン 21.3 以降で修正されています。

関連製品

本記事の適用対象: 3 製品

インテル® Arria® 10 FPGA & SoC FPGA
インテル® Stratix® 10 FPGA & SoC FPGA
インテル® Agilex™ FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。