記事 ID: 000088652 コンテンツタイプ: エラーメッセージ 最終改訂日: 2022/01/22

HDMI インテル® FPGA IP インスタンスの複数インスタンスを使用してデザインをコンパイルする際にタイミングエラーが発生する理由

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • HDMI*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    バージョン 20.4 以前の HDMI* インテル® FPGA IPを使用している場合、HDMI インテル® FPGA IPの複数インスタンスを使用してデザインをコンパイルすると、タイミングエラーが発生します。

    タイミング違反のパスは DCFIFO に関連しています。

    これは、自動生成される SDC ファイルが IP の複数インスタンスに対応していないためです。

     

    解決方法

    バージョン 20.4 以前でこの問題を回避するには、HDMIインテル® FPGA IPの複数インスタンスを考慮して SDC ファイルを手動で編集します。 

    この問題は、インテル® Quartus® Prime Edition ソフトウェアの 21.1 以降のバージョンで修正されています。

    関連製品

    本記事の適用対象: 6 製品

    インテル® Agilex™ 7 FPGA & SoC FPGA F シリーズ
    Stratix® V FPGA
    Arria® V FPGA & SoC FPGA
    インテル® Arria® 10 FPGA & SoC FPGA
    インテル® Cyclone® 10 FPGA
    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。