記事 ID: 000088629 コンテンツタイプ: トラブルシューティング 最終改訂日: 2024/11/23

DSP Builder for FPGAsの「demo_cfr」のシミュレーション結果が正しくないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    DSP Builder for インテル® FPGA
    インテル® FPGA プロ・エディション向け DSP Builder IPT-DSPBUILDER
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v20.4 の DSP Builder for FPGAs の問題により、.mdl simulink ファイルは、特定のデバイス / スピードグレード / クロックのターゲットの組み合わせに対してのみ機能します。他の組み合わせでは、シミュレーション結果が間違っています。

解決方法

この問題を回避するには、 demo_cfr 内の古い .mdl simulink ファイルを新しい demo_cfr.mdl ファイルに置き換えます。

関連製品

本記事の適用対象: 6 製品

インテル® Agilex™ FPGA & SoC FPGA
インテル® Arria®
インテル® Cyclone®
インテル® MAX® 10 FPGA
MAX® V CPLD
インテル® Stratix®

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。