記事 ID: 000088616 コンテンツタイプ: 製品コード & スペアパーツ 最終改訂日: 2023/12/01

エラー (13452): pll_hdmi_reconfig.v(35) での Verilog HDL モジュールのインスタンス化エラー: モジュール "altera_pll_reconfig_top" に "WAIT_FOR_LOCK" という名前のパラメーターがありません。

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    HDMI*
    DisplayPort*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 21.3 以前の問題により、HDMI インテル® Arria® 10 FPGA IP デザイン例と DisplayPort インテル® Arria® 10 FPGA IP デザイン例を単一のプロジェクトにマージすると、以下のエラーが表示されます。

エラー (13452): pll_hdmi_reconfig.v(35) での Verilog HDL モジュールのインスタンス化エラー: モジュール "altera_pll_reconfig_top" に "WAIT_FOR_LOCK" という名前のパラメーターがありません。

解決方法

インテル® Quartus® Prime 開発ソフトウェアの現在のバージョンでこの問題を回避するには、pll_hdmi_reconfig.qip ファイルのライブラリー・オプションを「altera_pll_reconfig_XXX」から「pll_hdmi_reconfig」に置き換えてください。

関連製品

本記事の適用対象: 3 製品

インテル® Arria® 10 FPGA & SoC FPGA
インテル® Cyclone® 10 FPGA
インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。