記事 ID: 000088571 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/02/17

インテル® Stratix®10 E タイルの CPRI インテル® FPGA IP コアを使用する際、信号aux32_rx_rfpアサートに失敗する原因は何ですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • CPRI
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    CPRI インテル® FPGA IP コア・バージョン 20.1 の問題により、state_startup_seq=7,aux_rx_seq=63,aux_rx_x=255,aux_rx_z=149 state_l1_synch=6 の場合、信号aux32_rx_rfpのアサートが失敗することがあります。

    解決方法

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション / スタンダード・エディションのバージョン 20.4 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。