記事 ID: 000088545 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/06/06

インテル Agilex® 7 FPGA F シリーズ E シリーズ 100G イーサネット PAM4 のデザイン例の内部適応が、イーサネット・ツールキットで常に失敗する理由は何ですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • イーサネット・リンク・インスペクター
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのイーサネット・ツールキット v21.2 の問題により、インテル Agilex 7 FPGAs F シリーズを®対象とする E タイル 100G イーサネット PAM4 デザイン例では内部的な適応障害が発生する可能性があります。これは、内部適応時に Channel0 または Channel1 ループバック・モードが誤って OFF に設定されているためです。

    解決方法

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v21.2 でこの問題を回避するには、内部適応の間に、トランシーバー・ツールキットのループバック・モードをシリアル・ループバックに手動で変更できます。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v22.3 で修正されました。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。