記事 ID: 000088538 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/12/07

Cyclone® V SoC FPGAsで Cypress NAND フラッシュを認識できないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Cyclone® V GX、GT、E、SX、ST、SE デバイス・ファミリーのピン接続ガイドラインに従っている場合、Cyclone® V SoC FPGAsでは Cypress NAND フラッシュが認識されない場合があります。このガイドラインでは、1K GX -10K GX プルアップ抵抗を介してNAND_RBを接続してVCCPD_HPSすることを推奨しています。

解決方法

Cypress NAND フラッシュの場合、10K UUID -50K UUID プルアップ抵抗を介してNAND_RBを接続してVCCPD_HPSすることをお勧めします。

Cyclone® V GX、GT、E、SX、ST および SE デバイス・ファミリーのピン接続ガイドラインは、今後のリリースでこの情報で更新される予定です。

関連製品

本記事の適用対象: 3 製品

Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。