詳細
トランシーバー・ネイティブ PHY インテル® Arria® 10/Cyclone® 10 GX FPGA IP 情報ウィンドウの問題により、「リコンフィグレーション・インターフェイスの共有」オプションを有効にすると、リコンフィグレーション・アドレス・バスの上位 [n:9] アドレス・ビットが選択したチャネルを指定するという誤ったメッセージが表示されます。
インテル® Arria® 10 トランシーバー PHY ユーザーガイドによると、「リコンフィグレーション・インターフェイスの共有」オプションをオンにすると、トランシーバー・ネイティブ PHY IP は、すべてのチャネルのダイナミック・リコンフィグレーション用に単一のAvalonメモリー・マップド・インターフェイス・スレーブ・インターフェイスを提供します。この構成では、リコンフィグレーション・アドレス・バスの上位の[N-1:10]ビットが選択したチャネルを指定します。チャネル番号 N は 2 進コードされています。
アドレスビット[9:0]は、チャネルの再構成スペース内のレジスタオフセットアドレスを提供します。
解決方法
この問題は、インテル Quartus® Prime Pro Edition ソフトウェアの今後のリリースで修正される予定です。