記事 ID: 000088304 コンテンツタイプ: エラーメッセージ 最終改訂日: 2023/03/11

内部エラー: サブシステム: AMM、ファイル: /quartus/db/amm/amm_atom_mod_util_impl.cpp、Line: 4631

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    LVDS SERDES インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.3 の問題により、インテル Agilexデバイスを対象とし®、LVDS SERDES インテル FPGA IPコアを含むデザインをコンパイルする際に、この内部エラーが発生する可能性があります。このエラーは、1 つの I/O バンクに、クロックフェーズ・アライメント (CPA) ブロックに接続されたリセット信号が異なる LVDS SERDES インテル FPGA IP コアが複数ある場合に発生します。

解決方法

この問題を回避するには、同じ I/O バンク内のすべての CPA ブロックに 1 つのリセット信号を使用します。

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。