記事 ID: 000088172 コンテンツタイプ: インストール & セットアップ 最終改訂日: 2023/11/30

低レイテンシー・イーサネット 10G MAC インテル® Stratix® 10 FPGA IP デザイン例の生成がエラーで完了するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インテル® FPGA IP 低レイテンシー 10Gbps イーサネット MAC および PHY 機能 IP-10GEUMAC
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.3 の問題により、低レイテンシー・イーサネット 10G MAC インテル® Stratix® 10 FPGA IP デザイン例を正常に生成できません。

解決方法

この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアの今後のリリースで修正される予定です。

インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 21.3 でこの問題を修正するパッチが利用可能です。この KDB の記事のパッチをダウンロードしてインストールします。

このパッチは、インテル® Quartus® Prime Pro Edition ソフトウェアの将来のリリースに含まれる予定です。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。