記事 ID: 000088121 コンテンツタイプ: ネットワーク接続 最終改訂日: 2021/11/05

PAM4 モードで E タイル・トランシーバー・ネイティブ PHY IP rx_parallel_dataビットが欠落しているのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

PMA の起動フロー中に最初の適応を実行しない場合、PAM4 モードで E タイル・トランシーバー・ネイティブ PHY IP rx_parallel_data ビットが欠落している可能性があります。

解決方法

この問題を回避するには、E タイル受信チャネルを操作する前に初期適応を実行してください。詳細については、E タイル・トランシーバー PHY ユーザーガイドのPMA Bring up Flowセクションを参照してください。

関連製品

本記事の適用対象: 3 製品

インテル® Stratix® 10 DX FPGA
インテル® Stratix® 10 MX FPGA
インテル® Stratix® 10 TX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。