詳細
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.3 の問題により、インテル Agilex 7 デバイスを対象とし、7 FPGA IP インテル Agilex®外部メモリー ・インターフェイス®を 含むデザインをコンパイルする際に、この内部エラーが発生する可能性があります。
このエラーは、ロケーション・アサインメントに非連続 EMIF サブバンクが使用されているため、デバイスの割り当てられたピンアウトが無効な場合に発生します。
解決方法
このエラーを回避するには、ピン割り当てを修正して、7 FPGA IP インテル Agilex®外部メモリー・インターフェイスの有効なデバイスピンアウトを作成します。
デザインの有効なピン・アサインメントを作成するための、外部メモリー・インターフェイス・インテル Agilex® FPGA IP ユーザーガイド: インテル Agilex FPGA EMIF IP ピンおよびリソース・プランニング を参照してください。
また、Agilex™ EMIF ピンプランナー・ツールと Agilex™ EMIF ピン情報ドキュメントも参考になります。
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.4 以降で修正されています。